表决器Verilog源代码.zip

m sequence verilog source code

很好的UART的verilog代码，可以直接应用在FPGA之中

直接从简单练习开始学Verilog ，比从最基础的学起更容易，从这三个简单的例子中，你可以学会Verilog 的基本语法和Verilog程序的架构，简单易学。

开源处理器源代码Verilog版OR1200_UPR_IMP_BITS 4`defineOR1200_UPR_MP_BITS 5`defineOR1200_UPR_DUP_BITS 6`

H.264标准解码器全部verilog源码，包括帧内、帧间、变换编码、熵编码、滤波等所有模块

在无线技术的推动下,无线表决技术也日趋成熟和完善,并得到了广泛应用。分析了无线收发一体芯片CCll00芯片的应用特点,无线技术也分不同种类,通常以产生无线信号的方式来区分,目前主要的方式有调频无线技术

本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。 本人设计一个运算单元，主要用来实现三人多数表决，当三

程序功能：设计一个60s以内的定时功能，可以设60s内任何时间作为倒计时的起点。倒计时用2位数码管显示，计时结束时用1只彩灯作为提示。

verilog实现的FPGA控制,这只是其中的一部分,其余部分会继续上传!

OpenRISC开源软核32位CPU的Verilog源代码