OpenRISC开源软核32位CPU的Verilog源代码