轻松成为设计高手verilog源代码

verilog实现的FPGA控制,这只是其中的一部分,其余部分会继续上传!

OpenRISC开源软核32位CPU的Verilog源代码

8051内核的Verilog程序实现，完成普通的单片机8051内核功能

改代码在ＩＳＥ平台上综合，并且功能仿真已经通过～由于没有集合具体的应用项目，因此设置的总共的位长为３１位，信息位为２３位，对于ｒｓ的初学者有较好的帮助

一个基于ALTERA EP3C40F484的nios2+SRAM+DDR2的verilog源代码

（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；（2）可以调节小时，分钟。（3）能够进行24小时和12小时的显示切换。（4）可以设置任意时刻闹钟，并且有开关闹钟功能。（5）有整点

交通灯Verilog源代码FPGACPLD

FFT的蝶形运算实现饿Verilog源代码，这是我们的一个实验中的一个重要模块。

从别处拖来的，LDPC的Verilog程序源代码，包括仿真数据等，内容还比较全，用quartusII仿真的

包arm7的verilog设计源代码，，和一个word说明书，，