Verilog 实现的UART通讯

verilog的串口程序，可以实现波特率的改变。没有使用状态机。

采用verilog实现的UART协议，仿真通过，并能够通过FPGA实现。非常好！！！

WISHBONE接口的UART（Verilog实现）内部包含说明文档、源代码、测试平台和工程文件学习verilong非常好的资料

用verilo编写的RS232串口通信的通信代码，不是ip核，是通信时序，较简单，但比较明了，也可以使用

基于Verilog_HDL的UART串行通讯模块设计

用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好

测试平台:MACHXO640可编程语言:Verilog随机测试:是波特率:9600误码率:<1%oooooo目标:在xo640上实现一个简单的Uart,能够解析串口数据,并在寄存器中存储

UART4UART参考设计,Xilinx提供Verilog代码uart_verilog

基于FPGA的UART设计的Verilog实现程序，对UART的实现采用veriolg来实现。

详细的说明了uart的接收和发送的方式，对其寄存器页进行了说明，并说明了中断的分类