UART串口模块代码,使用verilog设计