该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。本文以Quartus II软件为设计平台,采用VHDL语言实现数字频率计的整体设计。
FPGA等精度频率计,完成从1HZ-40MHZ平率测量
fpga等精度频率计,对于新型频率计的研究与开发,利用fpga,更先进
往年全国大学生电子设计大赛中的题目,文件中包含时序图,电路图,和使用FPGA实现测频和串口发送的源码,保证有用,可以借鉴
不是本人的,是期刊摘录 使用V HDL 语言来设计数字频率计, 给出了原理图和仿真图形, 所设计的电路通过硬件仿真, 下 载到目标器件上运行, 能够满足测量频率的要求, 具有理论与实践意义, 实现了电
在proteus上实现简易测频计,具体电路。包含:(1) 施密特整形电路,对输入信号进行整形,提高测量的稳定性和可靠性。(2) 秒信号发生器及分频器,采用计数器构成模1和模10的分频器,分别得到周期为
一种基于FPGA的数字频率计,基于QuartusII软件编译,代码较多近30页,有主模块、显示模块,做出了显示功能,大家下载观看时需好好参详,可为电子设计大赛做一个初步学习
一个简单但非常经典的数字频率计设计代码及仿真。
基于Multisim8的简易数字频率计仿真
文中在FPGA芯片中嵌入MC8051 IP Core,作为控制核心,利用Verilog HDL语言进行编程,设计了以MC8051 IPCore为核心的控制模块、计数模块、锁存模块和LCD显示模块等模块
