基于FPGA的FFT算法硬件实现

设计了一种基于FPGA的1024点16位FFT算法,采用了基4蝶形算法和流水线处理方式,提高了系统的处理速度,改善了系统的性能。提出了先进行前一级4点蝶形运算,再进行本级与旋转因子复乘运算的结构。合理地利用了硬件资源。对系统划分的各个模块使用VerilogHDL进行编码设计。对整个系统整合后的代码进行功能验证之后,采用QuartusII与Matlab进行联合仿真,其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,在数字信号处理领域有广泛应用。