EDA/PLD中的现代FPGA设计的能源优化方案

xuelianshengnv 14 0 PDF 2020-10-28 06:10:10

引言 减少FPGA的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计 既需要有高功率效率的FPGA架构,也需要有能驾驭架构组件的良好设计规范。 本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案,并探讨近期的低功耗研究,以洞察高功率效率FPGA的未来趋势。 1 功耗的组成部分 FPGA的功耗由两部分组成:动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部封装引脚或由芯片输出端驱动的板级迹线。FPGA的总动态功耗是所有电

用户评论
请输入评论内容
评分:
暂无评论