嵌入式系统/ARM技术中的降低CPLD的功耗的嵌入式应用

weixin_88978 14 0 PDF 2020-10-28 06:10:07

引言 从事便携式或手持产品设计的工程师都明白,在如今的设计中,必须要最大限度地降低功耗。但是,只有经验丰富的工程师理解尽可能地延长系统的电池寿命的那些微妙但又重要的细节。本文中我们将重点放在这些经验丰富的专家是如何使用超低功耗的复杂可编程逻辑器件(CPLD),并从他们的嵌入式设计中的I/O子系统节省每个微瓦的方法。 1 嵌入式工程师青睐的器件CPLD 尽管在最先进的新兴应用中它们特别受欢迎,CPLD的成本低,体积小和低功耗的特性使他们成为几乎所有的手持式或便携式设计的首选。在这些应用中,它们常用来整合逻辑功能,扩展主处理器的I/O功能和监控关键的输入,从而使处理器有更多的时间

用户评论
请输入评论内容
评分:
暂无评论