近年来,数字系统的EDA技术及可编程逻辑器件的发展极大地改变了传统电子系统的设计思想和实现方法,但是模拟电路的设计手段似乎还停滞不前。现在,由美国Lattice公司推出的模拟电路在系统可编程技术isp
要求 同步调谐带通滤波器,中心频率为455kHz,在±5kHz处衰减为3dB,在±35kHz处最小衰减为30dB,电感的Q值为4000。 解 1计算带通陡度系数: 图1所示曲线表明,三阶同步调
要求 带阻滤波器,中心频率为10kHz,在±250Hz(9.75kHz,1O.25kHz)衰减为3dB,在±100Hz(9.9kHz、1O.1kHz)最小衰减为30dB,信号源和负载阻抗为600Ω。
要求 设计并分析一个JVf=2的DFT滤波器组,所用原型滤波器为Ho(z)=2+3z-1+3z-2+2z-3。 该DFT滤波器组在图1中给出,可以看到其中包含一对多相滤波器和一个2点DFT。该DF
要求 有源带通滤波器,在3000~9000 Hz范围内,衰减的最大变化值为1dB,低于1000 Hz和高于18 000Hz范围内,最小衰减为35dB,增益为+20dB。 解 1由于上截止频率和下截
要求带通滤波器,中心频率为1000 Hz,3dB衰减频率在950Hz和l050Hz处,在800 Hz和l150Hz处最小衰减为25dB,RS=RL=600Ω,可用电感的Q值为100。 3选择归一化
要求 设计一个满足下列指标的有源带通滤波器,中心频率为30kHz,在±300Hz处衰减为3dB,在±1200Hz处最小衰减为20dB。 解 1把设计指标进行算术对称处理,带通陡度系数由下式给出:
要求 带通滤波器,中心频率为LOkHz,在±250 Hz处衰减3dB,在±750 Hz处最小衰减为60dB,R=】00Ω,最小R,=1n1-lt71Ω,可用电感Q值为99R。 解 1因为滤波器的带
要求 有源高通滤波器,在100Hz处衰减3dB,在25Hz处最小衰减为75dB。 解 1计算高通滤波器的陡度系数: 2首先选择归一化低通滤波器,使其在频率变换比4:1的范围内,衰减由3
述在现代战争中,电磁信号环境日益密集、复杂,因此军方对通信对抗设备的要求就越来越高。“电切换带通滤波器组”就是针对新一代便携式高频通信对抗设备研制的关键部件。它置于设备接收机前端,可覆盖1-30MHz
