基于DDR3 SDRAM的大容量异步FIFO缓存系统的设计与实现

本设计以对大量实时采集数据进行缓存为背景,硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO,软件通过研究DDR3的基本工作原理编写用户接口模块,同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计,通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测,测试显示:基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率,64~512位的总线宽度,容量最大为1 GB,说明该设计正确、可行,可以用来缓存高速采集系统所采集的数据。