基于多种软件的DDR3的关键时序参数的仿真与分析

目前在板级设计中DDR芯片的使用变的越来越频繁,DDR3存储器毫无疑问已经成为目前服务器和计算机系统的主流应用,因此地位变的非常重要。DDR内存相比于其他的存储器,在时钟频率不变的情况下,可以在一个周期内完成两次边缘采样。DDR3己经将数据传输速率提升至1600MHz[i],但是同时数据信号的建立以及保持时间变的越来越短,对供电电压以及参考电压的稳定性要求也越来越高,总之对DDR3的时序提出了更高的要求。