DDR2+SDRAM控制器的设计与验证

X8U5J4C3 23 0 PDF 2018-12-08 10:12:16

DDR2+SDRAM控制器的设计与验证，研究实现操作简便、带宽高的DDR2C设计方法。主要内容包括如何简化对DDR2 SDRAM的操作和最大限度的提高DDR2接口的带宽。

推荐下载

Verilog编写的SDRAM读写控制器,经过仿真验证,可以使用的源码,可直接实例化。

文档是我当初设计SDRAM控制器的资料,希望能起到抛砖引玉的作用

针对SDRAM时序控制复杂等设计难点,提出了一种基于现场可编程门阵列 (FPGA) 设计SDRAM控制器的方法。使用状态机的设计思想, 采用Verilog 硬件描述语言对时序控制程序进行了设计。通过M

本文介绍了一种SDRAM通用控制器的FPGA模块化解决方案。

DDR SDRAM的读操作如图所示。发出ACT指令后,只经过tRCD时间后发出所要进行的READ指令,这一流程是与同步DRAM相同的,是与CLK的上升沿同步进行的。从图中我们可知道,之后的数据传输是以

DDR SDRAM的信号例如图1所示,在这里,作为4M×16位×4块结构的256M位的DDR SDRAM,我们以ELPIDA公司(NEO与日立的合资公司)的HM5425161B为例进行说明。在同步DR

Xilinx FPGA SDRAM 通用控制器已测试

介绍了SDRAM工作原理及控制命令,中英文对照

CPLD/FPGA的SDRAM控制器源码,带时序仿真

特权同学的sdram控制器verilog程序,含详细注释

用户评论

请输入评论内容

评分：

卡了网匿名网友 2018-12-08 10:12:16

论文是不错，但是很多东西比较普遍没有什么新意。学院派的东西，不实用