针对SDRAM时序控制复杂等设计难点,提出了一种基于现场可编程门阵列 (FPGA) 设计SDRAM控制器的方法。使用状态机的设计思想, 采用Verilog 硬件描述语言对时序控制程序进行了设计。通过Modelsim SE 6.0开发平台进行了时序仿真,得到的SDRAM读写仿真波形图时序合理、逻辑正确。