基于VerilogHDL的DDR2SDRAM控制器设计

1 引 言 SDRAM的特点是大容量和高速度。其单片容量可达256Mb或更高,工作速度可达100~200MHz以上,但是其控制方式比EDO/FP DRAM复杂得多。目前,许多嵌入式设备的大容量存储器都

本应用指南描述了在Virtex™-5器件中实现的200MHzDDRSDRAM（JEDECDDR400(PC3200)标准）控制器。本设计实现使用IDELAY单元调整读数据时序。读数据时序校准和调整在此

设计专用的SDRAM控制器，使系统用户象使用SRAM一样方便的使用SDRAM是十分必要的。考虑到控制器的通用性，本文提出了一种通用的SDRAM控制器的 Verilog设计，并给出了实现结果。

SDRAM控制器的设计与VHDL实现.pdf集成电路应用!"#$%控制器的设计与&’"(实现西安交通大学信息与通信工程系NM9LL=OP田丰邓建国李巍贾治华摘要!介绍了!*&$+的存储

Verilog语言编写的ddr2控制器，主要通过控制ddr2的用户侧界面控制ddr2的读写，本程序主要完成一次简单的写地址，写数据到ddr2里，并且再写地址，读数据回来，以此校验ddr2的读写。通过在

交通控制器VerilogHDL 经过验证的!

在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IPcore,利用可编程器件（CPLD,FPGA）设计了一种通用的SDRAM控制器。它具有

在分析DDR SDRAM 基本操作原理的基础上，提出了一个基于FPGA 的DDR SDRAM 控制器的设计，实现了DDR SDRAM 读写时序控制，并给出实现结果

DDR控制器（xilinx）安福利详细设计教程

关于DDR的控制器，有需要的下，还不错的资料