Xilinx FPGA SDRAM 通用控制器

基于FPGA的DDR3SDRAM控制器用户接口设计

该USB控制器IP虽然是Xilinx公司写的，但可以用于AlteraFPGA，该IP没有在Cyclone芯片上测试过，有兴趣的同学可以研究一下

SMBus控制器 Xilinx提供THIS DESIGN IS PROVIDED TO YOU “AS IS”. XILINX MAKES AND YOU RECEIVE NO WARRANTIES

XILINX DDR3读写控制器可以完成128bit的数据长度的读写操作，同时支持突发长度为256，中间采用了仲裁模块来协调读写请求，FIFO缓存模块可以有效缓存写数据和命令，以及读数据。此外，控制器

在PAL→VGA的实时视频采集系统中,由于视频数据流的数据量大、实时性要求高。需要高速大容量的存储器作为图像数据的缓存。SDRAM作数据缓存不仅具有大容量和高速度的特点,而且在价格和功耗方面也占有很大

我们设计了一个PDMA(ProgrammableDirectMemoryAccess)用于测试SDRAM控制器的性能。

本文在研究有关文献的基础上,根据具体情况提出了一种独特的方法,利用FPGA 的片上资源开辟了多个FIFO 作为读写缓存,实现了多端口SDRAM 控制器的设计,并用Verilog 硬件描述语言[1] 给

本文介绍了SDRAM控制器IP核的设计、电路的功能仿真、综合以及验证等过程,其中重点讨论了该控制器的接口设计以实现SoC的集成。性能分析表明该控制器设计合理、性能优异。结果证明了该IP在功能和时序上符

SDRAM视频存储控制器的设计与实现,视频缓冲设计参考

在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IPcore,利用可编程器件（CPLD,FPGA）设计了一种通用的SDRAM控制器。它具有