基于VHDL语言的EDA 数字钟报告（完整）

forstsword 44 0 DOC 2018-12-26 01:12:14

基于VHDL语言，用Top_Down的思想进行设计的具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。

推荐下载

VHDL语音数字钟的设计,共20页,8707字摘要 VHDL是Very High Speed Integrated Circuit HardwarDescriptionLanguage的缩写,意思是

该程序实现一个数字钟,带调整时间功能,在调整时间时,对应的位置闪烁显示。CLR为清零端,该键为‘1’时,时钟显示”000000“；EN计数使能端,该键为‘1’时,时钟停止；MODE模式选择按钮,在4种

数字逻辑课程设计报告,实现多功能数字钟的设计,功能:计时,并且可以24小时制和12小时制转换,闹钟,整点报时,秒表。文档内包含代码,硬件连线图,仿真波形图,心得体会等。

Design digital clock with VHDL

这个数字钟有定时,校准,模拟钟摆和报时功能,程序经过实验验证

VHDL实现数字钟,使用quartus设计基于VHDL语言的简易数字钟,要求数字钟能实现以下功能。 1.秒、分为00～59六十进制计数器。 2.时为00～23二十四进制计数器。 3. 具有设置闹钟功能

欢迎下载EDA学习资料,我和大家共享数字钟设计资料,如果需要更多资料请和以下邮箱联系zhangyouzhongfly@163.com

EDA设计——数字钟设计设计一个数字计时器,可以完成0分00秒~9分59秒的计时功能,并在控制电路的作用下具有开机清零、快速校分、整点报时功能。

对于数字钟的设计,这里是一些代码供大家参考

hao a ...不错。。调试过。。eda课程设计

用户评论

请输入评论内容

评分：

卡了网匿名网友 2018-12-26 01:12:14

可以借鉴，需要修改

卡了网匿名网友 2018-12-26 01:12:14

对我非常有用，说明很详细

卡了网匿名网友 2018-12-26 01:12:14

所设计的数字钟的功能较为齐全，整体说明也比较清楚。很有参考价值。