暂无评论
这是我们课设做的数字钟的文件有60、24计数器和分频器的VHDL语言设计，仅供同志们参考
数字钟代码，分频24进制60进制译码器，可以直接下载调试
经过本人的调试和运用，可以实现数字钟的基本功能如计时、调时，整点报时等！且程序简单易懂，模拟输出波形较好
用VHDL语言设计数字钟，可在quartus环境下编译通过，实现计时，报时与重置功能。
4位数字频率计控制模块 module fre_ctrl(clk,rst,count_en,count_clr,load); input clk,rst; output count_en,count_c
随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要新日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具平台上，对以硬件描述语言VHDL为系统
计时功能要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”，分和秒的计时要求为60进位。 校时功能当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数
数字电子技术课程设计，数字钟的设计，含有仿真图
数字电子技术课程设计数字钟来自网络
基本要求 1) 设计一个有“时”、“分”、“秒”（23h59m59s）十进制显示，“秒”使用发光二极管闪烁显示，同时成为小时与分钟的显示分隔。 2)具有校时电路，对当前时间进行校时。具有校时、校分、校
暂无评论