这是我们课设做的数字钟的文件有60、24计数器和分频器的VHDL语言设计,仅供同志们参考