vhdl数字钟设计与论文
VHDL语音数字钟的设计,共20页,8707字 摘要 VHDL是Very High Speed Integrated Circuit HardwarDescriptionLanguage的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。
用户评论
推荐下载
-
VHDL设计的数字钟课程设计报告包含各个模块
这是我自己写的课程设计报告里面有各个模块的仿真。比如秒分时,还有分频,整点报时。数字钟的功能也很全可调节时间总之也是自己辛苦的结果
23 2019-07-26 -
数字钟仿真与程序
完整的程序,完整的电路图。完整的说明
7 2020-09-17 -
单片机数字钟可控数字钟
实现数字钟和闹钟的定时,开半用一个按钮控制数字种和闹钟的转换、分别用六个按钮来设定数字钟和闹钟的时间,闹钟什么时间响起。
52 2019-02-11 -
数字钟设计完整文件
verilog设计完整的数字钟文件,下载到板子上直接可用
13 2020-10-02 -
EWB数字钟的设计
真金不怕火炼,只有运行出来了的作品才敢往上面传,希望能帮到大家
6 2021-04-23 -
数字钟电路设计
(1)用555定时器设计一个秒钟脉冲发生器,输入1HZ的时钟。(2)能显示时、分、秒,24小时制。(3)设计晶体震荡电路来输入时钟脉冲。(4)用同步十进制集成计数器74LS90设计一个分秒计数器
25 2020-03-14 -
基于FPGA数字钟设计
基于FPGA的数字钟设计,运用Quartus2平台的完整工程文件。
32 2019-09-19 -
简易数字钟EDA设计
本实验要求在QuartusII开发系统中用可编程逻辑器件完成简易数字钟的EDA设计。掌握较为复杂逻辑电路的设计方法,包括十进制、六进制、二十四进制计数器的设计方法。并学习在QuartusII环境下采用
33 2019-09-03 -
EDA设计报告数字钟
数字钟学习的目的是掌握各类计数器及它们相连的设计方法;掌握多个数码管显示的原理与方法;掌握FPGA技术的层次化设计方法;掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时,分,秒计数显
31 2019-09-03 -
maxplus设计的数字钟
这是由maxplu设计的一个基本数字钟,可以实现基本的计时功能!
18 2019-01-15
暂无评论