该资源是第二章后面三道关于verilog设计和仿真的部分，因为是自己写的，如果有好的意见请提出。或者由错误欢迎指正。