用于将一路时钟进行分配,可输出多路时钟。应用于多时钟的FPGA逻辑电路