基于Verilog HDL设计的定时器系统