SHA-3verilogHDL实现

可以计算文件的SM3,MD5,SHA1,SHA256摘要值工具，支持拖拽到编辑框自动计算，也可以手动选择，支持保存到剪贴板和保存到文本文件

国外牛人用VerilogHDL写的I2C库，可直接使用。

SPI总线的VerilogHDL实现，陈宗义，，本文根据m序列的生成原理，利用硬件描述语言VerilogHDL在QuartusII平台上生成m序列，同时根据SPI总线协议，设计了具有16位寄存器的主机

verilog HDL实现的I2C总线，可以一次发送或者读取4字节的数据。

本实验实现一个能显示小时，分钟，秒的数字时钟。

本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。

数字分频器的设计，包括VerilogHDL设计实现，以及仿真波形

文件内包含ISE14.4版本的VerilogHDL交通信号灯完整代码，以及testbench测试代码

RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。

按键检测与消抖的verilogHDL实现，具有很完善的接口定义，宏定义方便用户更改为适合自己的开发板，已经通过FPGA和ASIC验证。