基于VHDL的数字钟程序

这是vhdl语言编写的数字钟的实现，使用的是alteracyclone4的芯片，简单易懂

基于FPGA的数字钟设计，运用Quartus2平台的完整工程文件。

基于proteus数字钟设计，显示格式：hh-mm-ss可更改的12小时制或24小时制整点报时功能闹钟功能对时调整功能秒表功能

完整的程序,完整的电路图。完整的说明

简易数字钟的设计通过使用特定的编译选项，c代码转换和编译器的特性；可以使用户的c代码执行速率达到最高。在编写代码时，一点更要考率数据类型的大小，可以通过编译器的优化选项来对程序经行优化，

数字逻辑课程设计VHDL多功能数字钟这个数字钟是我老师的设计，网上很难找到，但设计的很绝！已有设计报告1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。2、设计精度要求为1秒（

本文给大家提供一个基于Atmega8的数字钟源程序。

是我自己写的数字钟程序，希望可以帮到大家

基于汇编语言的数字钟小程序，方便改和学习，可以作为学习用

实现数字钟和闹钟的定时，开半用一个按钮控制数字种和闹钟的转换、分别用六个按钮来设定数字钟和闹钟的时间，闹钟什么时间响起。