ddr 设计 应用 仿真 综合 vivado 时序 图解 fpga 硬件设计 xilinx
你已经看过我写的仿真教程,并且按照步骤都做成功了吧? 现在要做综合?来个一图流就行了——看明白了吗?编译已经成功,bit文件生成了。 什么?没看明白?下面分开讲吧~
Spartan6FPGA芯片中集成了MCB硬核,它可以支持到DDR3,而且对于大多数厂家的存储芯片都支持(Micron、Elpida、Hynix.....)。对于工程来讲,其MCB硬核优秀的误码校
本文是作者在华为工作期间写的一篇对DDR3全面的总结,当时有好几年经常接触DDR3的设计与测试,期间总结了大量的知识点,于是业余时间汇总起来写成本文,因为DDR3属于业界通用的器件,其中知识也不涉及到
很好的cadence设计资料,主要针对DDR3的设计指南,包括时序及仿真分析
jedecDDR3spec,AddendumNo.1toJESD79‐3‐1.35VDDR3L‐800,DDR3L‐1066,DDR3L‐1333,andDDR3L‐1600
该文档是VC707的MT8JTF12864HZ-1G6G1DDR3的详细说明,包括引脚,电压标准等等。
DDR3_fly-by拓扑设计
改工程是由vivado完成的,里面包含读写的测试以及详细的文档说明。
ddr3控制器,可仿真,并记录数据文件,轻易判读控制器的正确性
