基于FPGA的数字频率计设计资料，：文中介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，电路图为设计输入，并行数字频率计的设计方法。仿真与分析结果表明，该数字频率计性能优异。