本文用VHDL编写了除法运算，可实现任意八位数的除法。八位硬件除法器由比较模块comp、减法器模块dec8、移位器模块REG16B、控制器模块ARICTL、顶层模块chufaqi构成。其中顶层模块chufaqi将其他四个模块的端口组装成组合模块，以实现八位硬件除法器的设计。