基于FPGA的通用可控分频器的设计
该定时插座可以弥补现实生活中普通插座功能的不足,能够通过外设按键设置一天24小时内的任意开关定时时段和一个小时内的6组快速模式定时,同时也能够通过红外遥控进行无线控制,使外接电器可以按照一定规律工作,既可以达到智能控制的目的,又在很大程度上起到节能的作用。
用户评论
推荐下载
-
6数字IC设计中的分频器.pdf
分频电路是数字IC设计以及FPGA设计中的重要电路,该文件内容包括奇数分频电路以及偶数分频电路,同时还有相应的代码设计分析
11 2020-07-17 -
半整数分频器的设计EDA实验
Design of a semi-integer divider (EDA experiment)
18 2019-06-27 -
无复位信号的分频器的设计与仿真
在项目中,遇到一个时钟分频电路,我要对其进行仿真,但是由于没有复位端,仿真时输出端的初始态是不确定的,所以,无法进行仿真。怎么办?本文教你解决办法。
7 2020-09-25 -
基于三分频扬声器系统分频器电感的精确设计
路中由电子元件产生的分频,再由各自的功放分别驱动高、中、低音扬声器系统,如图(1a)所示,属于小信号有源分频。而功率分频则是由电感、电容、电阻元件构成的位于功放与扬声器之间的无源分频电路.
2 2020-10-28 -
论文研究基于VHDL的任意整数分频器的设计.pdf
基于VHDL的任意整数分频器的设计,梁颖,,本文对分频原理进行了详细分析,以简单的2、3分频为例对分频原理进行形象的图形分析,方便对原理的理解,并完成了两个不同方案的�
25 2019-09-19 -
编码器分频器
这个是stm32使用编码器的历程,跟踪编码器ABZ相输入,然后分频输出
44 2019-09-13 -
分频器计算器
分频器元器件计算,也可以用于其他模拟电路简单的计算,比如电阻,电容
27 2019-03-08 -
EDA任意整数分频分频器
非常经典的一款分频程序,绝对实用功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。其中F_DIV为分频系数,分频系数范围为1~2^n(n=F_DIV_WIDTH)若要改变分频系
30 2020-05-30 -
使用VHDL进行各种分频器设计
本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计,包括偶数分频、非50%占空比和50%占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。
20 2019-05-22 -
奇偶分频器设计源码及testbench
基于Verilog的奇偶分频器设计源码及对应的testbench,供大家一起学习。
22 2019-05-27
暂无评论