计数器verilog 代码
eda简单的设计,本实例是一个16进制的计数器,适合入门者阅读!
文件列表
计数器verilog 代码
(预估有个102文件)
counter_16.v.bak
428B
Block1.bdf
5KB
counter_16.map_bb.cdb
826B
counter_16.rtlv_sg_swap.cdb
748B
counter_16.rtlv_sg.cdb
2KB
counter_16.map.cdb
2KB
counter_16.root_partition.map.atm
7KB
counter_16.cmp.cdb
8KB
counter_16.tiscmp.slow_1200mv_85c.ddb
123KB
counter_16.fnsim.cdb
2KB
用户评论