SOEZ的CY7C68013A的单片机源代码

内含CY7C68013的标准连接电路,还配有其扩展串口,SRAM,数码管的连接方式.

FPGA+CY7C68013A+delphi7逻辑分析仪开源项目全套源码。

#pragmaNOIV#include"testheader.h"#include"testregs.h"#include"testdly.h"externBOOLGotSUD;externBOOLS

包括cy7c68013的固件驱动fpga的verilog程序

该例程是通过EZ-USB:CY7C68013-A来实现PC机与FPGA的通信。其中包括FPGA工程文件、USB固件程序、驱动程序、上位机程序，以及部分开发环境。

USB通信使用CY7C68013slavefifo模式的通信官方源代码，针对fpga的verilog语言，很权威的一个文件

基于VHDL的cy7c68013的USB通信模块,使用slave fifo同步模式

产品型号:CY7C68013A-128AXC工作电压(V):3.300内核:增强型8051存储器:16KB RAM数据传输:Bulk, Interrupt, Isochronous端点:7封装/温度(

产品型号:CY7C68013A-56LFXC工作电压(V):3.300内核:增强型8051存储器:16KB RAM数据传输:Bulk, Interrupt, Isochronous端点:7封装/温度(

产品型号:CY7C68013A-56PVXC工作电压(V):3.300内核:增强型8051存储器:16KB RAM数据传输:Bulk, Interrupt, Isochronous端点:7封装/温度(