systemverilog数字系统设计
《SystemVerilog数字系统设计》是2011年2月1日电子工业出版社出版的图书,作者是茨沃林斯基。
《SystemVerilog数字系统设计》内容简介:SystemVerilog是21世纪电子设计师必须掌握的最重要的语言之一,因为它是设计/验证现代复杂电子系统核心芯片的至关重要的手段。Mark Zwolinski编著的《System Verilog数字系统设计》讲授用SystemVerilog语言设计/验证数字系统的基本概念和具体方法。在介绍基本语法的基础上,阐述了如何用RTL级的SystemVerilog构成可综合的数字电路/组件/系统,以及如何用行为级的SystemVerilog搭建测试平台,对设计进行验证。, 《System Verilog数字系统设计》针对的读者群是电子、自动化和计算机工程专业的本科生/研究生,也适合已经掌握Verilog和VHDL硬件描述语言的工程师自学新一代的数字系统设计/验证语言。
用户评论
推荐下载
-
systemverilog_win.vim
默认的VIM语法高亮是不包括SystemVerilog语言的,资料是Windows下的SystemVerilog语法高亮配置文件。注意使用时修改文件名保持与filestyle.vim中的设置保持一致。
12 2020-10-28 -
systemverilog_assertion.pdf
验证与设计不同,尤其是初学者,验证会成为一盘散沙——无规可循。然而为了能够实现验证平台的重用,需要标准的验证语言和标准的验证库。这样一来在验证的过程中只需要调用验证库中的库单元就可以实现验证的重用
24 2020-05-13 -
SystemVerilog LRM_3.1a
SystemVerilog构建于IEEEVerilog2001委员会所作的工作之上。本参考手册为英文原版,虽然为3.1a,但包含了绝大部分SystemVerilog特性。Accellera’sExte
7 2020-05-15 -
systemverilog LRM3.0
systemverilogLRM3.0,非常好的东东
34 2020-05-15 -
Verification Methodology Manual for SystemVerilog
Springer英文原版pdf电子书,非扫描版。VerificationMethodologyManualforSystemVerilog,byJanickBergeron...
27 2020-05-25 -
Digital system design with systemverilog
Digitalsystemdesignwithsystemverilog作者:MarkZwolinski年份:2009年10月
17 2020-05-23 -
SystemVerilog推荐看.rar
该文档适用于SystemVerilog初学者看,非常经典的书籍
21 2019-09-25 -
Comparison of VHDL Verilog and SystemVerilog
ComparisonofVHDLVerilogandSystemVerilogVHDLVerilogandSystemVerilog的比较
30 2019-09-18 -
writing testbenches using systemverilog
作者以一个使用者的身份介绍如何开发验证环境,里面列出了很多的规则和方法,国内有中文版本的。个人感觉还是英文的描述比较好...
25 2019-09-27 -
Writing Testbenches using SystemVerilog
此外,你也可以使用SystemVerilog来替代testbench,这样效率会更高一些。如果你是做IC验证的,就必须掌握SystemVerilog和验证方法学(UVM)。
14 2019-09-06
暂无评论