viterbi212)译码VerilogHDL源代码

主要是一个关于红绿灯的一个简单地verilog hdl 代码。

利用VerilogHDL写的SRAM读写详细代码，有详细的注释。

本文档对于所编写的viterbi算法进行了详细的讲解以及描述，所附录的代码在win7环境，vs2008平台均测试通过，适合于涉及信道编码或者viterbi译码的人员使用

1 引言 Viterbi译码算法是一种最大似然译码算法,目前广泛应用于各种数据传输系统,特别是卫星通信和移动通信系统中。近年来随着FPGA技术的迅速发展,使得基于FPGA实现Viterbi译码的算

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可

摘要:大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用,而其相应的Viterbi译码器硬件复杂度大,限制了译码速度。分析了Viterbi译码器的结构,优化了各模块,合理地组织了存储器结构,简化了

应用于lte-ofdm系统的viterbi译码在fpga中的实现.pdf

本文介绍了一种用于测试TD-SCDMA手机终端测试平台中的关键技术——Viterbi译码。研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案，在Viterbi译码算法中，提出了原位

针对无线通信系统中对于高频率、高吞吐量的要求,提出了一种基于ASIC的高速Viterbi译码器实现方案。该译码器在约束度小于等于9的情况下,采用全并行结构的加比选模块。性能分析结果表明,在SMIC 4

利用哈夫曼编码来实现对文件的编码、译码、压缩文件、还原文件