VHDL和Verilog写的51核,学习HDL语言基本语法和基本数字器件的描述以后可以写个简化51核,能对MCU的构架、处理流程有个清晰的概念。