基于Xilinx FPGA的DDR3读写控制模块（包含整个工程）
基于Xilinx FPGA的DDR3控制器读写程序，此程序已经用于实际的项目中，读写控制很稳定。上传的是一个实际的DDR3工程，开发环境为Vivado 2017.4
文件列表
基于Xilinx FPGA的DDR3读写控制模块（包含整个工程）
(预估有个436文件)
compile.do
9KB
xsim_run.bat
3KB
mig_7series_0.dcp
2.73MB
clk_wiz_0.dcp
9KB
runme.bat
229B
mig_7series_0.dcp
2.73MB
top.dcp
198KB
runme.bat
229B
runme.bat
229B
clk_wiz_0.dcp
9KB
用户评论