11进制基于JK触发器的计数器的multisim10仿真源文件

Multisim10仿真应用实例，包括数字电路和模拟电路的经典实例和仿真设计，对学习和设计将有很大帮助。

这是一个由VHDL语言实现的60进制的加法计数器的实例代码。

Based on basys2's 12-digit counter

24进制计数器(基于VHDL语言)用VHDL语言书写

施密特触发器的一个proteus仿真，能实现简单的功能应用

文章基于Multisim10使用放大器3554AM以及乘法器等设计了一次函数发生器、二次函数发生器以及幅值和频率可调的方波和三角波函数信号发生器,用Multisim1O进行仿真分析,并和理论计算进行了

数字电路基于D触发器、555定时器和计数器

基于multisim10的数字时钟里面有源程序和实验报告希望对你们有些帮助

用扭环形计数器构成的顺序脉冲发生器实验电路multisim源文件,74LS74+74LS08方案,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。

教你怎么使用multisim做数电的仿真实验，mlitisim7,multisim8,multisim10都适用。