MIPS单多周期CPU设计Verilog源码

RISC_V多周期CPU设计，里面包含基于最新提出的RISC_V指令集设计的多周期CPU，使用Verilog语言，代码注释详细，提供官方给出的测试样例，RV32I基本整数指令四十多条指令都有实现，波形

Mips-based 5-stage flow cpu verilog

一个带有miniSys指令集的CPU核与若干接口部件的SOC芯片，项目开发主要使用的是QUARTUS软件和verilog语言。

包括两个部分第一部分是基于verilog的多周期cpu代码，第二部分是cpu运行时的流程与各个部件均以图的形式表示出来，也就是是我实验报告中的截图，清晰形象。

基于logisim的单周期CPU设计，利用硬件布线来实现，并可以输入指令计算，

Logisim单周期CPU已通过仿真测试可以运行小规模程序

采用单周期方式实现了MIPS的31条指令，具体指令参见压缩包中的PDF文件。配有31条指令仿真测试的coe文件以及每一条指令单独测试文件和测试结果，在Vivado2016和Modelsim上验证通过。

组成原理单周期CPU设计相关的代码和文档，包括指令寄存器单元、数据存储单元，计算单元，ROM和RAM模块设计，mips指令及其相应的控制信号，数据通路的的设计等

自己设计的MIPS单周期微处理器,基于Verilog语言实现,只是针对某一问题设计的,因此指令数目较少,无法解决一些复杂问题

MIPS设计QuatusII基于verilog波形正确