32位CRC FPGA Verilog并行算法,本人亲测,用于网络报文CRC校验项目。