实验1基本逻辑门电路的VHDL设计实验2组合逻辑电路的VHDL设计实验3时序逻辑电路的VHDL设计实验4 QuartusII的原理图设计和层次化设计