dsp实验卷积码中断DCT-IDCT锁相环pll

卷积码213编译码课程设计

本节介绍基本的PLL(锁相环)操作,并介绍将在本书中使用的术语。 PLL以稳定的晶体参考频率XTAL开始,通过R计数器将其分频为较低的频率。 该分频被称为比较频率(Fcomp),并且是相位检测器的输入

锁相环PLL仿真几个程序-PhaseLockedLoop.zip最近在从事锁相环的工作，在mathworks网站上找到几个比较好的例子，发现网上比较少这方面的资料，所以拿出来与大家分享！希望对大家

这是一个对MC9S12Xs128_锁相环PLL的简介，对做智能车，参加飞思卡尔比赛的童鞋们有帮助

PLL phase-locked loop MB15E03SL data sheet

MT-086:锁相环(PLL)基本原理.pdf MT-086指南锁相环(PLL)基本原理锁相环基本结构锁相环是一种反馈系统,其中电压控制振荡器(VCO)和相位比较器相互连接,使得振荡器可以相对于参考信

《锁相环设计、仿真与应用》配套的锁相环仿真软件，与这本书配套使用，是设计锁相环的必备利器

还可以吧,可以参考下!锁相环主要的应该用在很多场合。

利用锁相环控制,提高电机的稳定性,提供参考!!

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-LockedLoop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的