基于FPGA的数字秒表设计

基于vhdl语言的秒表设计，对于初学eda的应该有些帮助！

VHDL Quartus 计数器 秒表 完整程序及仿真文件

数字秒表的设计方案，有电路图以及说明从同学那里拷的

本设计的特点在于能够测量的电压范围宽（0~50VDC），主要采用了分压原理,该系统具有集成度高、灵活性强、易于开发和维护等特点。（50页详细论文，附有详细代码）

用单片机构成数字式电子秒表。 1.系统功能： a.用8位LED数码管构成电子秒表,分别显示时、分、秒、毫秒。 b.通过按键，实现各种人机对话功能。 2.具体要求： a.采用AEDK5196仿真机为硬件

1．主要单元电路参数计算和元器件选择；2．画出总体电路图；3．借助仿真软件在计算机上进行仿真试验；4.仿真成功后，在插线板上连接好设计的电路并进行调试和测试；5.最终实现秒表的计时、停止、复位功能。

1）设计一个能测量3名100米跑运动员短跑成绩的数字秒表。要求用一组四位数码管显示时间，格式为00.00s，最大计数时间是99.99秒。2）秒表设置3个开关输入（清零开关1个、记录开关1个、成绩开

基于QuartusII的FPGA/CPLD数字系统设计实例中图法分类号:TP332.1/684周润景,图雅,张丽敏编著电子工业出版社第1章AlteraQuartusII开发流程1.1　QuartusI

基于FPGA的微型数字存储系统设计.详细介绍了基于FPGA的微型数字存储系统的设计

Design of Digital Low Pass Filter Based on FPGA