带复位和时钟使能的十进制计数器

本项实验通过六十进制计数器的设计与仿真，学习VHDL语言及VHDL文本输入设计方法，编写六十进制计数器源程序，应用MAX+PlusII软件进VHDL文本输入设计与波形仿真。写出源程序，并写出设计与仿真

可控多进制计数器，两片74160，双四选一数据选择器74153以及扫描电路组成。功能强大，亲测可用，绝对不坑。

.

这是我们这次的数电实验题目： 用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器，连接成三十进 制的计时电路。输入信号为数字脉冲信号。

vhdl语言描述 五进制计数器 外加仿真波形图

60,12进制计数器.DSN

含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描述

用于eda实验课设计，vhdl语言设计，有进位输出

学习数制转换

包含了用Verilog hdl变成生成计数器模块的程序源代码