转载基于CUDA的FIR滤波器

本文从资源占用的角度分析了基于 FPGA 的多种 FIR 滤波器的设计,主要讨论了不同应用背景下滤波器的资源占用情况,文章同时对滤波器输入数据速率和处理时钟速率之间的关系做了详细的探讨,提出了 MAC

1 FIR滤波器的结构特点 2 FPGA概述及特点 3 查找表结构的FIR算法 4 设计思路及步骤 5 仿真验证

现场可编程门阵列( FPGA) 器件广泛用于数字信号处理领域, 而使用VH DL 或Verilo gH DL 语言进行设计的难 度较大。

使用SIMLINK中的DSP_Builder 11.0库，建立一个64阶FIR滤波器，使用官方IP核，已成功在EP4CE15上验证

主要是基于matlab和DSP的FIR的实现内容，有需要的可以参考一下。有程序和具体操作

基于matlab和fpga的FIR滤波器设计

基于 FPGA 、 OpenGL 代码的 Fir 滤波器程序

用VHDL实现的FIR16阶滤波器的设计，系数在报告里

Design and Implementation of FIR Filter Based on DSP

Verilog HDL based FIR filter design - code