为了使A/D 转换达到规定精度，必须让充电保持电容 (CHOLD) 充满至输入通道的电平。图23-3 显示了模拟输入模型。模拟信号的源阻抗(RS) 和内部采样开关阻抗(RSS) 直接影响电容器CHOLD 所需的充电时间。采样开关(RSS) 电阻随器件电压(VDD) 变化，见图23-3 。模拟信号源的最大建 议阻抗为10 kΩ。采集时间随阻抗的降低而缩短。选择( 改变) 模拟输入通道后，在转换开始前 必须先完成模拟信号的采集。 要计算最小采集时间，可使用等式23-1