100进制可逆计数器

EDA completed decimal counter

VHDL语言写的十进制频率计数器==============================libraryieee;useieee.std_logic_1164.all;useieee.std_log

基于FPGA的60进制计数器 实现功能： 基于FPGA的60进制计数器实验 部分代码： Library ieee; use ieee.std_logic_1164.all; use ieee.std_

60进制秒脉冲计数器设计

.

EDA技术及应用课程相关实验:十进制计数器

1.精准计数,自动去重复,可以同时统计无数个微信 2.带远程网页分享,5秒自动刷新,准确计数分秒不差 3.后台分享支持分组类别,单独分享链接 4.自动备注好友(日期+自定义备注内容) 5.自动回复好友

计数器

单时钟同步2进制可逆计数器74LS191实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。

单时钟同步10进制可逆计数器74LS190实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。