实验用Verilog设计简易FIFO，FIFO环形实现，可循环存入和读取。