Verilog语言编写的整数分频模块,只需调节分频数和分频位宽即可。