就是说明了verilog中那些语句是可综合的，以及每一条语句对应的电路。