多功能数字钟电路--数电课程设计
一. 设计内容: 1、 准确计时,以数字形式显示时、分、秒的时间; 2、 小时计时要求“24翻1”,分和秒的计时为60进制。 3、 可手动较正:能进行时、分、秒的时间校正,只要将开关置于手动位置,可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。 4、 整点报时:整点报时电路要求在每个整点前鸣叫5次低音(500HZ),整点时再鸣叫1次高音(1000HZ)。 5、 其他功能(任选) 二、设计要求: 1、思路清晰,给出整体设计框图和总电路图; 2、单元电路设计,给出具体设计思路和电路; 3、写出设计报告;
推荐下载
-
数字钟课程设计简洁版
1:设计一个具有“时”,“分”,“秒”的十进制数字显示(小时为二十四进制)计数器。 2:具有手动校时,校分的功能。 3:整点能提供自动报时信号,报时声响为四低一高,最后一响正好为整点。
23 2018-12-08 -
数字钟课程设计与制作
数字钟课程设计与制作.pdf 含有校时功能和整点报时功能
35 2018-12-08 -
EDA数字钟课程设计论文
基于EDA的数字钟设计 含有电路图和源程序
18 2018-12-26 -
数电课程设计数字电子钟设计
数字显示电子钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、闹钟设置、整点报时、校正作用。走时准确、显示直观、精度高、稳定等优点。此外数字钟与机械式时钟相比具有更高的准确性
26 2019-06-05 -
多功能数字钟设计电子技术
关于电子技术部分的一个事例应用,具有很鲜明的个人思想和,将电子技术的理论运用到实际中去
11 2020-04-16 -
基于QuartusII的多功能数字钟设计
基于QuartusII的多功能数字钟设计
37 2018-12-07 -
基于VerilogHDL设计的多功能数字钟
Verilog 语言描写的数字时钟 多功能
29 2019-01-14 -
给予VHDL的多功能数字钟设计
一个很好的多功能数字钟设计,包括年月日以及时分秒 ,已经仿真验证过!
23 2019-01-22 -
多功能数字钟Verilog设计程序
多功能数字钟Verilog HDL语言设计程序以及该程序语言的注释
28 2019-01-23 -
多功能电子数字钟的设计报告
数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。 数字钟计时周期是24小时,因此必须设置24小时计数器,应由模为60的秒计数器和分计数器及模为24的时计数器组成,秒、分、时
34 2019-03-08
用户评论