verilog 实现任意分频方法

辰冬 47 0 DOC 2019-12-31 20:12:44

在verilog程序设计中,我们往往要对一个频率进行任意分频,而且占空比也有一定的要求这样的话,对于程序有一定的要求,likee现在做一个简单的总结,让大家轻轻松松地学会对一个频率的任意分频。

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-12-31 20:12:44

写的挺好的,但是后来发现ISE有自带的时钟模块DCM。。。

Generic placeholder image 卡了网匿名网友 2019-12-31 20:12:44

Generic placeholder image 卡了网匿名网友 2019-03-18 05:03:26

15个压缩包下载完后,解压出错。。。